Postuler maintenant!

STAGE Développement dun environnement de vérification UVM pour ASIC (H/F) à Paris

Paris | Arrondissement de Paris

Description du poste

Atos est un leader international de la transformation digitale avec environ 100 000 collaborateurs dans 72 pays et un chiffre daffaires annuel de lordre 12 milliards deuros. Numéro un européen du Big Data, de la Cybersécurité, des supercalculateurs et de lenvironnement de travail connecté, le Groupe fournit des services Cloud, solutions dinfrastructure et gestion de données, applications et plateformes métiers, ainsi que des services transactionnels par lintermédiaire de Worldline, le leader européen des services de paiement. Grâce à ses technologies de pointe et son expertise digitale & sectorielle, Atos accompagne la transformation digitale de ses clients dans les secteurs Défense, Finance, Santé, Industrie, Médias, Énergie & Utilities, Secteur Public, Distribution, Télécoms, et Transports. Partenaire informatique mondial des Jeux Olympiques et Paralympiques, le Groupe exerce ses activités sous les marques Atos, Atos Consulting, Atos Worldgrid, Bull, Canopy, Unify et Worldline. Atos SE (Societas Europea) est une entreprise cotée sur Euronext Paris et fait partie de lindice CAC 40. Pour plus dinformation : fr.atos.net

Pour faire face au défi que constitue la vérification dASIC/SoC toujours plus complexes, lindustrie du semi-conducteur converge vers ladoption universelle dune méthodologie de vérification baptisée UVM. Cette méthodologie favorise la modularité, la réutilisabilité et lextensibilité. Elle se base sur des techniques résumées sous les termes de « programmation orientée objet », « Self-Checking Verification Environment », « Constraint Random Tests» et « Coverage/Metric Driven Verification ».

Au sein du département qui développe les ASIC de serveurs et supercalculateurs conçus par ATOS, lobjectif du stage sera de participer au portage denvironnements de vérification existants basés sur une méthodologie propriétaire SystemC vers la méthodologie UVM.

Lors de votre stage, vos principales missions seront donc les suivantes :

-Mise en place de l'environnement de simulation UVM permettant de se connecter au DUT

-Mise en place du modèle de vérification du DUT

-Mise en place de tests aléatoires contraints et du modèle de couvertures du DUT

La vérification a l'avantage d'associer les domaines du développement software et hardware. En plus d'acquérir une bonne maîtrise de la programmation objet basée sur la bibliothèque UVM, ce stage vous permettra de développer une vision globale de la réalisation d'un système hardware et en particulier une bonne connaissance des erreurs classiques en design logique.

Bac + 5, Diplôme d'ingénieur ou cycle universitaire équivalent, avec une spécialisation en micro-électronique/conception de circuits intégrés/logiciel embarqué

Bon niveau danglais requis

Chez Atos la diversité est au cœur de notre politique RH. C'est pourquoi Atos a mis en place un accord relatif à l’égalité professionnelle entre les hommes et les femmes. Par ailleurs, nos métiers sont tous accessibles aux personnes en situation de handicap, et ce quelle que soit la nature de leur handicap.

Date de publication

31-10-2017

Plus d'Informations

Lieu
Paris
Permis de conduire FR/EU exigé
Non
Voiture exigée
Non
Lettre de motivation exigée
Non