Postuler maintenant!

STAGE : Compilateur pour processeur embarqué dans un ASIC (H/F) à Paris

Paris | Arrondissement de Paris

Description du poste

Atos is a global leader in digital transformation with approximately 100,000 employees in 72 countries and annual revenue of around € 12 billion. The European number one in Big Data, Cybersecurity, High Performance Computing and Digital Workplace, the Group provides Cloud services, Infrastructure & Data Management, Business & Platform solutions, as well as transactional services through Worldline, the European leader in the payment industry. With its cutting-edge technologies, digital expertise and industry knowledge, Atos supports the digital transformation of its clients across various business sectors: Defense, Financial Services, Health, Manufacturing, Media, Energy & Utilities, Public sector, Retail, Telecommunications and Transportation. The Group is the Worldwide Information Technology Partner for the Olympic & Paralympic Games and operates under the brands Atos, Atos Consulting, Atos Worldgrid, Bull, Canopy, Unify and Worldline. Atos SE (Societas Europaea) is listed on the CAC40 Paris stock index.

For more information, visit: atos.net

La complexité toujours plus grande des circuits intégrés augmente de façon considérable la complexité de gestion de ces systèmes ainsi que le risque de bug. L'utilisation de microprocesseur embarqué (eCPU) à l'intérieur du design de l'ASIC est une des approches permettant de gagner en flexibilité pour le management du chip et d'offrir des possibilités de contournement en cas de problèmes détectés tardivement dans le design.
Lors de votre stage, vos principales missions seront donc les suivantes :
   - Prise de connaissance du microprocesseur embarqué existant
   - Définition d'une description haut niveau et écriture du firmware
   - Ecriture du code C permettant de compiler cette description en instruction microcode de la mémoire de l'eCPU
Vos talents de communication seront mis à l'épreuve car vous devrez interagir avec les équipes de conception d'ASIC (design logique, verification), et vous utiliserez les outils les plus avancés du marché.
Début du stage : Février 2018
Durée du stage : 6 mois
Compétences Exigées:
  • Connaissance dun langage de description RTL (Verilog, SystemVerilog, VHDL)
  • Maitrise du langage C / architecture des microprocesseurs
  • Anglais courant (écrit et oral)
  • Autonomie, rigueur, dynamisme et esprit déquipe.

Profil :
Formation / Ecole : Bac + 5. Ecole dIngénieur ou 3ème cycle universitaire avec spécialisation en micro-électronique ou en conception de circuits intégrés.

 

At Atos, diversity is at the heart of our HR policy. This is why Atos has put in place an agreement on gender equality. In addition, our businesses are all accessible to people with disabilities, regardless of the nature of their disability.

Date de publication

31-10-2017

Plus d'Informations

Lieu
Paris
Permis de conduire FR/EU exigé
Non
Voiture exigée
Non
Lettre de motivation exigée
Non